Lucidi

• Introduzione al corso (pdf(1/1), pdf(2/2))
• Livelli d'astrazione (pdf(1/1), pdf(2/2))
• Ottimizzazioni delle prestazioni a livello logico (pdf(1/1), pdf(2/2))
• Low-power Design (pdf(1/1), pdf(2/2))
• Technology Mapping (pdf(1/1), pdf(2/2))
• La sintesi ad alto livello (pdf(1/1), pdf(2/2))
• Il test di circuiti digitali - Parte I (pdf(1/1), pdf(2/2))
• Il test di circuiti digitali - Parte II (pdf(1/1), pdf(2/2))
• La verifica dei circuiti digitali (pdf(1/1), pdf(2/2))

Appunti ed integrazioni alle lezioni ed esercitazioni

• Versione Draft degli Appunti di Metodologie di progetto (pdf)
• Bozza delle trascrizioni delle Esercitazioni 2003-2004(pdf)

Articoli di riferimento

• X. Liu, M. C. Papaefthymiou, and E. G. Friedman, "Retiming and Clock Scheduling for Digital Circuit Optimization", IEEE Transactions on Computer-Aided Design, Vol. 21, No. 2, pp. 184-203, February 2002. (pdf)
• C. E. Leiserson and J. B. Saxe, "Retiming Synchronous Circuitry", Digital Systems Research Center, Report 18, August 20, 1986. (pdf)