Corso di Reti Logiche A

Materiale Lezioni

1. Sintassi del VHDL (pdf(1/1), pdf(2/2))
2. Sintassi VHDL parte avanzata (pdf(1/1), pdf(2/2))
3. Sommatore a 4 bit gerarchico con semplice testbench (zip)
4. Semplici esempi VHDL sintetizzabili (zip)
5. Circuito dell'arbitro (zip)
6. Esempi di descrizioni VHDL (zip)
7. Esempio di progettazione di un processore codice VHDL (zip), lucidi (pdf(1/1), pdf(2/2))

Altro Materiale

• Xilinx University Resource Center
• WEBPACK di XILINX http://www.xilinx.com/sxpresso/webpack.htm
• VHDL Cookbook
• VHDL Tutorial from ALDEC©
• Active-VHDL simulatore VHDL per Windows 9x/NT. Si può scaricare dal sito ALDEC© ("20-Day Evaluation") dopo aver compilato una semplice form.
• BlueHDL Simulation Tools
• Links to VLSI Information (University of Idaho)
• The Hamburg VHDL archive
• The FreeHDL Project
• SAVANT
• Linguaggio di Specifica System C